崗位職責(zé):
1.負責(zé)混合信號芯片中的高速、低功耗ADC、DAC設(shè)計;
2.協(xié)助系統(tǒng)工程師，分析系統(tǒng)規(guī)格，定義ADC、DAC IP的性能參數(shù);
3.參與芯片設(shè)計到量產(chǎn)的全部環(huán)節(jié)，如電路設(shè)計、前仿真，版圖設(shè)計、后仿真、樣品測試、量產(chǎn)調(diào)試等，實現(xiàn)芯片如期交付，并撰寫輸出相關(guān)文檔;
4.和部門內(nèi)部或者其他部門工程師進行溝通，緊密配合按時保質(zhì)完成項目;
5.與主管進行有效溝通，能夠理解并按照要求完成部門主管安排的任務(wù)
任職要求:
1.電子、微電子或相關(guān)學(xué)科 211碩士以上，2~3年以上模擬電路設(shè)計或相關(guān)工作經(jīng)驗;
2.基礎(chǔ)知識扎實，深刻理解模擬與混合信號設(shè)計的基本概念，如失配，線性度，穩(wěn)定性，噪聲等;熟練掌握常見模擬模塊的理論與設(shè)計，如:帶隙基準，運放，采樣電路，高速比較器等模塊設(shè)計;
3.至少設(shè)計過以下 ADC模塊的一種，如 Sigma delta ADC(DT或CT)，SAR ADC(同步或異步)，pipeline ADC，有pipeline經(jīng)驗優(yōu)先;
4.能夠使用 Matlab進行建模，熟練使用以下 EDA工具的一種或幾種，如常規(guī)仿真工具 Cadence，Hspice等，快速仿真工具 APS,XPS,XA，F(xiàn)ineSim等，能夠進行 AMS仿真,掌握寄生提取工具 PEX、QRC、EMX等;
5.有 40nm及以下先進工藝節(jié)點的實際設(shè)計經(jīng)驗，具備大規(guī)模、高性能數(shù)?；旌闲酒鞒淘O(shè)計經(jīng)驗者優(yōu)先，成功量產(chǎn)者優(yōu)先;
